(圖片來源自網(wǎng)絡(luò))

套刻誤差的定義是兩層圖形結(jié)構(gòu)中心之間的平面距離。隨著集成電路的層數(shù)不斷增多，多重圖形和多重曝光的光刻工藝被廣泛應用，不同步驟形成的電路圖形之間的套刻精度愈發(fā)重要。套刻誤差過大形成的錯位，會導致整個電路失效報廢。套刻誤差測量設(shè)備，用于確保不同層級電路圖形，和同一層電路圖形的正確對齊和放置。套刻誤差測量通常在每道光刻步驟后進行。

套刻誤差測量有光學顯微成像（IBO）、光學衍射成像（DBO）、掃描電子顯微鏡（SEM-OL）三種方法。光學顯微成像設(shè)備比較常用，通過光學顯微系統(tǒng)獲得兩層套刻目標圖形的數(shù)字化圖形，然后通過軟件算法定位每一層圖形的邊界位置，進一步計算出中心位置，從而獲得套刻誤差；光學衍射設(shè)備將一束單色平行光，照射到不同層套刻目標的光柵上，通過測量衍射射束強度的不確定性來確定誤差。掃描電子顯微鏡的主要用于刻蝕后的最終套刻誤差測量，對應的目標圖形尺寸更小，但測量速度較慢。

國際半導體技術(shù)路線圖（international technology roadmap for semiconductor，ITRS）對每一個技術(shù)節(jié)點的光刻工藝都提出了套刻誤差的要求，如表1所示。從表中可以看出，隨著技術(shù)節(jié)點的推進，關(guān)鍵光刻層允許的對準偏差（即套刻誤差）是以大約80%的比例縮小。例如，20nm節(jié)點中關(guān)鍵層的套刻誤差要求（mean+3σ）是8.0nm。

表1 每一個技術(shù)節(jié)點允許的套刻誤差 (圖片來源自網(wǎng)絡(luò))

隱冠半導體基于其強大的研發(fā)能力，可提供靜態(tài)抖動2nm，最大加速度20m/s²的高端運動平臺。為進一步提高運動平臺的性能，確保其卓越的運動整定表現(xiàn)，我們可以提供配套的高性能主動減振解決方案。此外，我們還可以提供定制化的、靜態(tài)抖動達2nm的壓電垂向運動系統(tǒng)。隱冠半導體擁有覆蓋全國主要城市的售后團隊，為您提供全方位的技術(shù)支持。